Hiérarchie bus multiple

Plus le nombre d'équipement connectés à un bus est grand, plus les performances de la machine décroissent (le bus devient un goulot d'étranglement). De plus la longueur physique du bus joue sur la vitesse de transfert de l'information : approximativement la vitesse de signal dans un conducteur correspond à la moitié de la vitesse de la lumière dans le vide (exemple pour une horloge à 200 Mhz, pour un cycle de 5ns, le signal n'a parcouru que 75cm).

Les structures d'interconnexions les plus communes sont basées sur l'utilisation d'une d'une hiérarchie de bus.

Les figures suivantes en donne quelques exemples.

L'intérêt est de séparer communication processeur/mémoire de communication E/S.

! De manière générale, on cherchera à étager en fonction de la performance des périphériques.

On obtient ainsi deux grandes familles de bus :

• les bus UC-mémoire, appelés bus système, généralement courts et rapides. Lors de la conception d'un bus système on connait les composants qui utiliseront le bus.
• les bus E/S, plus long, moins rapides, offrent une gamme étendue de débits, et font souvent l'objet de normalisation.