Dans ce cas, il ne faut pas que t5 soit inférieur à t4 (ce qui peut arriver si l'émetteur est très rapide). Si tel est le cas, le prochain cycle de bus pourrait commencer avant la retombée du signal DA. Le protocole asynchrone semi-entrelacé permet de résoudre partiellement ce problème.