La conception d'un additionneur n bits (appelé full adder ou additionneur complet) demande de prendre en compte systématiquement la retenue (carry) entrant dans un étage d'addition et de générer un bit de résultat et un bit de retenue. Ainsi la table de vérité de l'addition devient :
| rin | a | b | somme | rout |
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |
? Le circuit implantant la table de
vérité de l'addition sans retenue entrante est appelé
demi-additionneur.
Construire un additionneur complet
à partir de demi-additionneurs.
Suivent quelques exemples d'additionneurs. L'amélioration d'un additionneur (en terme de temps de calcul) porte sur la propagation de la retenue.
